深亚微米技术使制造满足更复杂应用所需的高度集成器件成为可能。采用深亚微米技术使半导体制造商继续利用传统基于设计仿真的方法获得芯片早期验证成功面临显著的更大的困难。这些困难使依赖相同的仿真方法进行芯片设计调试的传统方式很难在制造加工前发现设计问题。
仿真模型方法与分析技术的诊断能力越来越落后于深亚微米技术对器件性能影响的不断加强。
设计人员面临大量由小于光波波长的特征尺寸引起的电子和物理效应，如短沟道效应、绝缘体漏电及与新材料（包括铜，低介电常数绝缘体和应变硅strained silicon）有关的效应。设计人员同时发现仿真模型性能与实践芯片性能 间的差别越来越大，而且随着竞争环境要求制造商快速的转向采用下一代工艺技术，这一状况很难改进。
半导体制造商面临一个严峻的现实－80％的设计首次投片后无法符合目标性能，导致成本增加和新产品面市延迟。目前集成电路设计和掩模成本占总开发支出的60％，随着采用下一代工艺（见图1），掩模成本将超过一百万美金，这一比例也必然有所增加。 同时竞争压力使产品的平均售价在产品生命周期的早期就开始下降，导致高产品利润时间缩短。只有以创新的产品率先进入新市场的制造商才能获得这种较高的利润空间。
面对不断增加的产品复杂度和市场压力，工程师不得不更加依赖芯片调试方法。传统方法中工程师通过观察器件管脚输出数据对产品功能进行判断，器件的激励通常是通过生产用自动化测试设备 (ATE)进行的。芯片的调试需要捕获器件全速运行且多种操作条件下的详细数据。这种需要超过了高端生产用自动化测试设备的能力范围，因为这类设备是为高产能生产测试进行优化设计的，优势在于快速地对器件进行go/no-go的判断。
先进器件固有的复杂性进一步降低了传统依赖管脚输出数据调试方法的有效性。随着晶体管密度的提高，采用基于软件的方法控制器件内部状态并观察个别节点已经变得不可能。目前的设计每个管脚大约使用11,000个晶体管。这一数字到2006年将加倍，设计者将不可能通过管脚激励监测个别电路节点的动作。随着高度集成的SoC器件越来越多的采用数量更多、规模更大且更复杂的嵌入式内核，传统的调试方法面临更大的困难。
技术使用扫描技术，工程师通常也无法定位埋藏在嵌入式内核中的失效，且片上扫描链最终会导致与DSM相关的同样的失效，而这些失效正是工程师希望在核心器件中找到的。
相应的DSM器件需要更高效的芯片调试方法，通过工程分析工具直接获得器件节点级信号。传统的机械探测方法无法满足测试DSM的特征尺寸和电路负载限制。
基于节点级光探测的芯片调试方法是未来进行芯片调试很有前景的工具。早期的方法如激光电压探测(LVP)允许工程师检查特定节点。近期出现的时间分辩光子发射方法能够满足器件几何尺寸、不到增加的金属层和倒贴封装技术所需的速度、敏感度和灵活性方面的要求。配合刚刚出现的高效固态浸润透镜技术，新的发射方法已经可以实际地应用于采用65nm及65nm以下半导体工艺技术器件的调试，这些器件有更小的几何尺寸和更低的操作电压。
节点级分析嵌入于集成工程环境允许工程师顺利的完成设计的生产制造的转移，使他们能够通过结合自身的设计经验和通过实际测量获得的对器件的了解获得产品投片成功。随着设计复杂度的增加，进行预见性芯片调试的能力在控制成本和加速产品面市方面扮演越来越关键的角色。多种方法中，高效的节点级分析技术将为芯片的快速调试提供必要的工具。

新译通专业翻译的招聘情况

新译通翻译公司下设全国各地分公司：
1、新译通上海翻译公司（华东总部）
2、新译通北京翻译公司（华北总部）
3、新译通广州翻译公司（分部）
3、新译通深圳翻译公司（分部）
4、新译通杭州翻译公司（分部）
5、新译通南京翻译公司（分部）